

به نام خدا

آخرین مهلت ارسال حل این تمرین ها 17 فروردین 94

1) در طراحی پردازنده MIPS به صورت ساده که در فصل 4 به آن پرداخته شده است، برای اضافه نمودن دستورات `addi` و `subi` چه تغییرات سخت افزاری باید در مدار ایجاد شود؟ چه سیگنال های کنترلی در طراحی `single cycle` به مدار اضافه میشود؟

2) فرض کنید فیلد آپکد و `function` چند دستور MIPS به صورت جدول زیر باشد. اگر برخی از عملیات ALU نیز به صورت جدول زیر باشد مدار واحد کنترل را در حالت تک سیکل و چند سیکل به صورت کامل (هر کدام مجزا) پیاده سازی نمایید. برای سادگی فرض نمایید فیلد آپکد و فانکشن دارای 3 بیت و خط کنترل ALU هم 3 بیتی باشند. (در حالت معمول فیلد آپکد و فانکشن هر کدام 6 بیت و فیلد ALU 4 بیتی است. در این مساله صرفاً جهت راحت شدن طراحی و کم شدن حجم مدار، این فرضیات صورت گرفته. در این مساله دستوراتی مانند `LUI` و `ADDi`, `SUBi` به مجموعه دستورات اضافه شده است لذا در طراحی حضور این دستورات را در نظر داشته باشید. ممکن است بیت های کنترل جدید به مدار اضافه شود و یا اینکه در طراحی چند سیکله حالت های جدید به مدار اضافه شود.)
(دستور `LUI` همان بارگذاری ذکر شده در امتحان است. هدف از این دستور بارگذاری یک عدد 16 بیتی در 16 بیت بالای ثبات مبدا است).

دستور	Lw	Sw	add	sub	Beq	jump	addi	and	or	Subi	LUi
opcode	001	010	000	000	011	100	101	000	000	110	111
function	XXX	XXX	001	010	XXX	XXX	XXX	011	100	XXX	XXX

جدول عملکرد ALU: فرض کنید A عملوند اول (بالایی) در نقشه و B عملوند دوم (پایینی) در نقشه باشد: (حالت های 6 و 7 را در صورت نیاز عمل دلخواه خود تعریف نمایید)

ورودی ALU control	نوع عمل بسته به مقدار A,B
000	A+B
001	A-B
010	A and B
011	A or B
100	A
101	B
110	
111	

3) با توجه به دستورات شرح داده شده در کلاس، معادل اسمبلی MIPS قطعه کد زیر را بنویسید. (فرض کنید که متغیر های `l, key, n` و آدرس شروع آرایه (S) و آدرس متغیر `count` در ثبات های سری S قرار دارند.)

```


Count=0;
I=0;
While(S[i]==key and i<n)
Count=Count+1;
I = I+1;

```

فرض کنید CPI دستورات در این ماشین به صورت جدول زیر است. اگر طول آرایه 100 باشد و تعداد عناصر آرایه که با مقدار Key برابر است 10 باشد، CPI متوسط و MIPS را به دست آورید.


CPI	
3	Rformat دستورات
5	Lw
4	Sw
3	Beq
2	Jump
3	سایر دستورات

(4) مدار شکل زیر مفروض است :



این مدار با دریافت دو ورودی 4 بیتی X و Y خروجی 8 بیتی P را ایجاد مینماید. لازم به ذکر است در این مدار Shift register و تمام فلیپ فلاپ های D کاملاً سنکرون و به یک کلاک واحد متصل میباشند. با فرض اینکه مقدار X=1001 و مقدار Y=1010 باشد مقدار خروجی را در هر کلاک به دست آورید. بعد از گذشت 4 کلاک نتیجه به دست آمده چه ارتباطی با X و Y ورودی خواهد داشت؟ (EN) توانا ساز مدار شیفت است فرض نمایید شیفت به سمت چپ است و مقدار تواناساز (enable) در این 4 کلاک 1 است.

نمودار شکل زیر را کامل نمایید :



(5) در این تمرین اثر تغییرات در دستورات MIPS مد نظر است. فرض کنید پردازنده MIPS به گونه زیر تغییر کرده است:

(a) تعداد ثبات ها : 8 عدد (در حالت عادی 32 تا ثبات داشتیم)

(b) داده بلا فصل (immediate) : 10 بیتی (در حالت MIPS معمولی 16 بیتی بود)

(c) تعداد ثبات ها 128 تا

(d) فرض کنید دستورات محاسبه منطبق به صورت $add\$S0, \$S1, 0(\$S2)$ باشد که در این دستور محتوای خانه ram

به آدرس $(0+S2)$ با $S1$ جمع و در $S0$ ذخیره میشود.

(سوال راحت تر از اونی که به نظر میاد هست!!!! خیلی به چیز های پیچیده فکر نکنید)

الف) فرض کنید داریم قالب دستور R-Format را پیشنهاد میدهیم . در هر حالت تا d (هر کدام جداگانه) حداقل

بیت های لازم برای دستور را ارایه کنید. (در این نوع دستور SHAMT فراموش نشه : shift amount)

ب) تمرین فوق را برای I-format هم انجام دهید.

(6) برنامه ای روی ماشین A در 10 ثانیه اجرا میشود. نرخ کلاک ماشین A، 400MHz است. همین برنامه در ماشین B، در

6 ثانیه اجرا میشود. نرخ کلاک ماشین B از A بیشتر است. ولی ماشین B، 1.2 برار ماشین A، سیکل کلاک نیاز دارد.

نرخ کلاک ماشین B، چقدر است؟

(7) یک معماری خاص را به دو صورت میتوان پیاده سازی کرد. ماشین A، دارای سیکل ساعت 50ns و متوسط زمان اجرای

هر دستور آن برای اجرای یک benchmark خاص، 4 سیکل است. ماشین B دارای سیکل ساعت 65ns، و متوسط

زمان اجرای هر دستور برای همان برنامه، 2.5 سیکل است. کدام ماشین سریعتر است؟ چند برابر؟

شاد و سرافراز باشید.